

(11) Publication number:

Generated Document.

63034795 A

PATENT ABSTRACTS OF JAPAN

(21) Application number: 61179756

(51) Intl. Cl.: G11C 11/34 G11C 11/34

(22) Application date: 29.07.86

(30) Priority:

(43) Date of application 15.02.88

publication:

(84) Designated contracting states: (72) Inventor: MIYAMOTO TAKAYUKI

MASUDA NORITAKA

(71) Applicant: MITSUBISHI ELECTRIC CORP

(74) Representative:


(54) **SEMICONDUCTOR** STORAGE DEVICE


(57) Abstract:

PURPOSE: To reduce the size of a body and a peripheral device by supplying information relating to the addresses of a storage element which is time-divided into two components or not time-divided and an indication relating to the operation mode of the storage device with time division through address lines.

CONSTITUTION: Operation mode information, data input and data output are sent to the address buses 2a with time division from address information A0WAN-1. Namely, the address bus lines for the A0WAN-1 outputs operation mode information, line address information and row address information successively and these information components are triggered at the trailing edge of a CLK 1, the trailing edge of a CLK 2 and the leading edge of the CLK 1 respectively and then applied to the storage device. Thereby, the storage device can execute different operations of 2N based on the mode information. Consequently, the number of input pins of the storage device can be reduced to reduce the size of the storage device and the peripheral device can be simplified and reduced its size.







Ref - 2

19日本国特許庁(JP)

40 特許出願公開

⁶ 公 開 特 許 公 報 (A)

昭63-34795

@Int Cl.4

識別記号

庁内整理番号

母公開 昭和63年(1988)2月15日

G 11 C 11/34

3 6 2 3 7 1

C-8522-5B K-8522-5B

審査請求 未請求 発明の数 3 (全5頁)

❷発明の名称 半導体記憶装置

> ②特 21 昭61-179756

22H 昭61(1986)7月29日

の発 眀 者 元

崇 行 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹

砂器 明 渚 紀降 製作所内

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

三菱軍機株式会社 包出 四代 理 弁理士 早瀬 寮一

東京都千代田区丸の内2丁目2番3号

1. 発明の名称

半導体記憶装置

- 2. 特許請求の範囲
- (1) 複数のアドレス線と単数または複数のタイ ミング信号級が接続されている半導体配位装置に おいて、

2 分割以上に時分割されたまたはされていない 紀世素子のアドレスに関する情報と、2分割以上 に時分割されたまたはされていない前配記性装置 の動作モードに関する指示とを時分割して前記ア ドレス級より与えるようにしたことを特徴とする 半導体記憶装置

(2) 前記記位装置の動作モードに関する指示や データ入力を前記記憶装置がとりこむタイミング。 及び前記記位装置がデータを出力するタイミング を前記タイミング信号線のタイミング信号が決定 することを特徴とする特許請求の範囲第1項記載 の半双体記憶装置。

複数のアドレス線と単数または複数のタイ

ミング信号線が接続されている半導体記憶装置に おいて、

2 分割以上に時分割されたまたはされていない 記憶素子のアドレスに関する情報と、前記記位業 置からのデータ出力かつ/または該記位装置への データ入力とを時分割して前記アドレス級より与 えるようにしたことを特徴とする半導体記憶装置。

(4) 前記記憶装置の動作モードに関する指示や データ入力を配性装置がとりこむタイミング。及 び旋記憶装置がデータ出力するタイミングを前記 タイミング信号線のタイミング信号が決定するこ とを特徴とする特許請求の範囲第3項記載の半球 体記憶装置。

⑤ 複数のアドレス線と単数または複数のタイ ミング信号線が接続されている半導体記憶装置に おいて、

2 分割以上に時分割されたまたはされていない 記憶素子のアドレスに関する情報と、2分割以上 に分割されたまたはされていない上記記位法量の 動作モードに関する指示と、上記記位装置からの

データ出力かつ/または記憶装置へのデータ入力 とを特分割して前記アドレス線より与えるように したことを特徴とする半導体記憶装置。

(6) 前記記憶被優の動作モードに関する指示やデータ人力を記憶装置がとりこむタイミング、及び記憶装置がデータ出力するタイミングを前記タイミング信号線のタイミング信号が決定することを特徴とする特許請求の範囲第5項記載の半導体記憶装置。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は半導体記憶装置に関し、特にその時 分割方式の改良に関するものである。

【従来の技術】

第6図は従来の半球体記憶装置の一例で、84 ドダイナミックRAMの入力信号例を示すものであり、図において1bは半球体記憶装置である64ドダイナミックRAM、2bは64ドダイナミックRAM1bに接続されているアドレスパス線で、A。~A, の8本で様成されている。3bは クロック信号で、RAS、CAS、R/Wの3本から構成されている。

第7図は第6図の装置の動作タイミングを示し、 第8図は第6図の装置の動作モードをまとめたも のである。

また第9図は、従来の半導体記憶装置の他の一例で、64 K× 4 ビデオRAMの入力信号例を示すものであり、図において1 c は半導体記憶装置である64 K× 4 ビデオRAM、2 c は64 K× 4 ビデオRAM、2 c は44 C に接続されている。44 C に は44 C に は 44 C に 44 C

第10図は第9図の装置の効作タイミングを示し、第11図は第9図の装置の動作モードをまとめたものである。

次に第6図の装置の動作について第7図にもと づいて説明する。なお、第6図に示した64Kダ イナミックRAMは 65536= 21*個の配位素子を

含んでおり、その中の任意の記憶素子の情報を読 み出したり書きかえたりできる装置である。

第1図において、まず、上位8ピットのアドレ ス情報(行アドレス)が、アドレスパス線2bに 出力され、時刻も。においてクロック信号36の 中のRAS信号の立ち下がりによって記憶装置 1 bにとりこまれる。次に下位 B ピットのアドレス 情報 (列アドレス) がアドレスパス線2 b に出力 され、時刻tiにおいてCAS信号の立ち下がり によって記憶装置1bにとりこまれる。このよう に、アドレスパス雑2ヵにはアドレス機器が跨分 割して出力されている。また、時刻t, からCA S信号の立ち上がり時刻し、までの間、R/W信 号がHlghの状態ならば読み出し、Lowの状 態ならば雪き込みの動作モードが指定できる。こ の様子は第8図にまとめて示している。なお、実 際には時刻し、からし、の間にR/W信号の状態 を固定する必要はないが、これは本発明に直接関 わることではないので、説明を簡単にしたもので ある.

次に第9図の設置の動作について、第10図を用いて説明する。なお、第9図に示したピデオといれて説明する。なお、第9図に示したピデオと記いて記列に順次アクセスできるメモリ(以下RAMと略記)に加えてものであり、通常の読み出し、書き込みデータをマスクするライトとのはかに書き込みデータをマスクするテイとSAMとの間で情報の転送を可能にした装置である。

第10図において、時刻し、のRAS信号の立ち下がりによって行アドレスが、時刻し、のCAS信号の立ち下がりによって列アドレスが配位装置してにとりこまれる。また、時刻し、において、DT/OE、WB/WBをともにしゃいにすることにより、SAMからRAMへの情報転送が指定できるなど、多用な動作モードの設定が可能であり、この様子は第11図にまとめて示している。なお、時刻し、はCASの立ち上がり時刻であるが、実際には時刻し、からし、の間DT/OE、WB/WB信号を固定しておく必要はないが、本

発明に直接関わることはないので説明を簡単にし たものである。

(発明が解決しようとする問題点)

従来の半導体配位装置は以上のように構成されているので、多用な動作モードを実効させるためには多数のクロック信号が必要になり、配位装置の人力ピン数が増え、装置が大型化する、またはクロック信号には複雑なタイミング制御が必要になり、周辺装置が複雑かつ大型化するなどの問題点があった。

この発明は上記のような問題点を解情するためになされたもので、少数のクロック信号で多種類のモードを指定できるとともに、複雑なタイミング制御を必要とせず、本体、周辺装置ともに小型化できる半導体記憶装置を得ることを目的とする。 【問題点を解決するための手段】

この発明に係る半導体配性装置は、配位装置に 接続されるアドレスパスにアドレス情報と時分割 して記憶装置の動作モード情報及びデータ入力。 データ出力をのせるようにしたものである。

それぞれトリガされて記憶装置に与えられる。記憶装置はモード情報により 2 * 通りの異なった動作をすることができる。

なお、上記実施例では動作モード、行アドレス、列アドレスの順に入力されるものとしたが、この順番を変えたり、動作モード情報、アドレス情報の時分割方法を変えたり、CLKI、CLK2によるトリガ方法を変えたりしてもよいことは言うまでもない。

第3図は、変形例として、1種類のアドレス情報と2種類のモード情報が与えられ、それぞれCLK1の立ち下がりエッジ、CLK1の立ち上がりエッジでトリガされる場合を示す。この例の場合には2**進りのモード設定が可能となる。

また、CLK1、CLK2の立ち上がり、立ち下がりタイミングの組み合わせ、及び3種類以上のクロック信号を用いるなどの方法により、さらに多様な分割が可能である。第4図(0)にタイミングの組み合わせを変えた場合、第4図(0)に3種類

(作用)

この発明の半導体記憶装置では、アドレスパス にアドレス情報と時分割して動作モード情報及び データ入力、データ出力をのせるようにしたので、 複雑なタイミング信号により動作モードを決定す る必要がなくなり、装置を簡素化できる。

(実施例)

以下、この発明の一実施例を図について説明する。第1回において、1 a は記憶装置、2 a は N 本から構成されるアドレスバス線、3 a はタイミングクロック信号をあらわすもので、図にはC L K 1 . C L K 2 の 2 本の場合を例として示した。

第2図は第1図の装置の動作タイミングを示す。 図である。

次に動作について説明する。第2図において、
A。 ~ A **- 1 のアドレスパス線は動作モード情報。
行アドレス情報。列アドレス情報を順次出力し、
C L K 1 の立ち下がりエッジで動作モード情報が、
C L K 2 の立ち下がりエッジで行アドレス情報が、
C L K 1 の立ち上がりエッジで列アドレス情報が、

のクロックを用いた場合を例示する。

また、データ入力、データ出力を時分割することも可能である。この例を第5図に示す。

(発明の効果)

以上のように、この発明によれば、半導体記憶装置に接続されるアドレスパスに接記憶装置の動作モード情報をアドレス情報と時分割して与えるようにしたので、記憶装置の入力ピン数を削減できる、記憶装置を小型化できる、複雑なタイミング信号を必要とせず、周辺装置を簡素に、かつ小型化できる、などの効果が得られる。

4. 図面の簡単な説明


第1図はこの発明の一実施例による半導体紀位 装置を示すブロック図、第2図は第1図の装置の 動作タイミングを示す説明図、第3図ないしまる 図はこの発明の他の実施例による動作タイミング を示す図、第6図は従来の半導体配位装置を示す ブロック図、第7図は第6図の装置の動作タイミングを示す図、第8図は第6図の装置の動作をイングを示す図、第8図は和6図の装置のサネルに

特開昭63-34795(4)

億装置を示すプロック図、第10図は第9図の装置の動作タイミングを示す図、第11図は第9図の装置の動作タイミングを示す図、第11図は第9図の装置の動作モードをまとめた図である。


1 a は記憶装置、 2 a はアドレスパス線、 3 a はタイミングクロック信号。


代理人 早 淑 恵 一



1a:*又他来是* 2a:*P/VX/IXX* 3a:*9427720-2 1*85

第 2 図





Ag~AN-1 Address /// Mode 1 Mode 2

Ag~AN-1 Address /// Mode 1 Mode 2

CLK 1

CLK 2


Ag~AN-1 Add 1 Add 2 Add 3 Mode 1 Mode 2 Mode 3 ///

CLK2


CLK2

CLK3

A0 - AN-1 Add 1 Add 2 Add 3 Prode | Prode2 Prode 3



特開昭63-34795(5)



郑 11 图

クロック信号の状態				
<i>69 \$1</i> to		45 31 14 ~15		<i>動作モード</i>
ŌĪ/ÕĒ	WB/WE	₫/Œ	WE/ WE	
н	X	4	Н	RAM の 起み性(
	Н	н	L	RAM の 書き込み
	(н	L	RAM の フイトバービット まさ込み
L	-Н	×	X	RAM#S SAMA OAE IX
	L	X	x	SAM#S RAMAの概述